网站地图 | Tags | 热门标准 | 最新标准 | 订阅
您当前的位置:首页 > 技术文章2 > 标准内容页

面对无铅焊料和微细间距挑战的晶圆凸点

时间: 2011-07-06 02:33 来源: 作者: 点击:
铅在电子工业中有着非常广泛的应用需求,这是因为它的价格比较低廉,同时具有良好的导电性和相对较低的熔点。然而,根据RoHS等指令的规定,电子产品中要消除有害材料的使用。因此,人们在不断地寻找着铅的替代品。

目前,采用微细间距无铅焊料的晶圆级封装(Wafer-LevelPackaging,简称WLP)只占全球WLP需求非常小的一部分。现在很少有对小于100μm的凸点间距(一个凸点中心到另一个凸点中心的距离)的需求,国际半导体技术发展路线图(ITRS)预计,到2009年才会有大量的晶圆凸点制造商需要采用100μm的凸点间距。例如,IBM公司——焊料凸点生产的祖父级公司——在许多的产品上面仍采用它的C4凸点技术,其间距为220μm。需求很少但是发展非常迅速的应用是在非常微细的互连方面,例如密度极高的映像检波阵列(pixelateddetectorarrays)。

估计在电子封装产品中所有焊点的30%是用于无源器件的。由CaliforniaMicroDevices和AVX公司推出的无源凸点在一个晶圆上面采用了“集成无源器件”的方式进行制造。它们采用了在厚的Ti/Cu凸点下面金属喷镀(under-bumpmetallization,简称UBM)的工艺方式,同时适用于有铅和无铅焊料。采用尺寸为150~300μm的有铅或无铅焊料球,安置在晶圆上的无源器件上面,从而编排成可以正式使用的WLP。

晶圆级凸点的形成

在晶圆级实现凸点的几种基本方法有焊膏的模板印刷、焊料喷射、焊料球安置和焊料的微细镀覆等。焊料喷射、球体安置和嵌入凸点是随后发展起来的形成凸点的制造方法,这些方法可以提供高度的设计灵活性,但是需要较长的周期。最新的照相工具不需要进行设计变化,就可以满足焊料喷射WLP的需要。采用CAD软件的设备对程序可进行灵活的调整,所以能很快地满足新的焊点设计要求。美国的PacTech公司和MicroFabTechnologies公司通过实践证明,利用他们的精密设备,可以进行快速地焊料喷射,从而形成凸点;一般采用的UBM方法是Ti/Cu和在铝材上进行无电镀镍金(electrolessnickelgold,简称ENIG)。与此同时,采用预制焊料球体安置的方法一般受制于相对较大的尺寸,以及面对新设计要求尽可能少的工具变更;模板印刷、微细镀覆和铟蒸发技术可以提供最高密度的间距尺寸。

高密度的映像探测

一个快速增长的领域是映像阵列,在该领域有着高密度的映像图素要求,以求满足各种各样的探测应用要求。这些阵列有时要求每平方厘米上要有40000个映像点,每个映像点要求采用一个焊料凸点,将硅基片探测器与读数IC连接起来,在这里溶合了所有的硅工艺技术。在如此微小的区域上有着如此高密度的连接,是要求在这些系统上面采用不大于50μm间距的主要原因。有两种微细间距的设计方案己经开始实施:一种是采用含铅焊料,例如电镀共熔合金SnPb,以实现25~50μm的间距;另外一种方法是采用铟焊料,可以实现15~50μm的间距。

在欧洲的研究人员发布了采用铟凸点技术在WLP上面实现了15μm间距的消息,该项技术用于映像红外焦平面阵列系统(pixelatedIRfocalplanearraysystems)。

铟凸点是一项简单的工艺技术,它只要花上很少的研究力量就可以获取,事实证明人们遇到的挑战在于50μm的间距。然而,一般来说在探测器装配工艺实施期间,因为它的剪切强度非常弱,所以产量会很低。因此,具有高强度的共熔合金SnPb可以满足绝大多数高能物理研究者使用映像探测器阵列来进行微小颗粒的研究的需要。
有关国际组织也要求采用高密度的映像探测器来满足各种各样的应用需要,例如天体物理学、医疗图像以及蛋白质结晶的研究等。目前,高密度映像探测器的应用领域还没有强制地转向采用无铅焊料。然而,随着医疗图像市场的不断扩大,对采用焊料进行互连的要求也在不断增大,所以也愈来愈为政治家和环境保护主义者所关注,这也会推动其朝向采用无铅焊料的方面发展。为了能够远离高密度含铅焊料,研究人员提供了一种采用三维硅互连的方案,在这项方案中使用了铜通孔工艺技术,从而为与环境和谐共处的焊接材料找到了一个合适的位置。

大规模无铅焊料的应用

无铅化不断地获得人们的认可。Intel公司100%的二级封装采用无铅焊料,他们的目标是,到2005年底,100%的一级封装采用无铅焊料;在2006年以前,实现欧盟发布的严格的无铅法规。与此同时,大多数人考虑在晶圆级芯片规模封装(Wafer-LevelChip-ScalePackaging,简称WLCSP)中采用0.5mm的间距。

人们通过采用倒装芯片技术,实现了设备成本的降低和高可靠性。热管理和坚固的凸点冶金技术是成功的实施倒装芯片封装的关键。为了能够通过使用倒装芯片获得最大的成本收益,对于任何一块给定的电路板,需要将尽可能多的集成电路器件转变为倒装芯片。这样一来,许多的功率器件也变换为倒装芯片。

降低硅成本费用的途径之一是裸片的缩小,它又常常是通过减少凸点的间距来实现的。然而,随着间距的减少,电路板的制造成本却增加了。此时,200~250μm的间距设计出现了,它可以使总的成本支出达到最小化(对于在电路板上直接放置倒装芯片而言)。在BGA器件中采用的倒装芯片拥有非常不同的成本结构和偏向于采用微细的凸点间距。Delphi公司采用焊膏涂覆和回流晶圆凸点的工艺技术,可以实现100μm的间距。

Delphi公司使用Al-NiV-Cu喷溅薄膜UBM工艺和数种不同的凸点合金(包括50InPb、InPbAg、SnPb-2.5Cu和63SnPb)来构建其倒装芯片产品。涉及倒装芯片封装可靠性的主要部分是焊料的疲劳强度、UBM电迁移性能、焊料的电迁移性能,以及UBM的消耗量。这些破坏机理只是在研究所的实验室通过长期的可靠性测试所观察到的。自2000年以来,在Delphi公司每年有数百万个电子模块通过采用在薄片上的倒装芯片技术生产出来,还没有发现一例失效现象是由于上述失效机理以外的原因所产生的。

事实上,倒装芯片是在PCB上最可靠的封装技术之一。从历史的角度来看,凸点焊料所发生的疲劳现象是由于在倒装芯片和它的基质之间由于热量不匹配所引发的。对于倒装芯片封装而言,它是主要的涉及可靠性的问题。通过采用现如今的工艺技术,凸点焊料的疲劳现象可以通过选择合适的裸片尺寸组合、基质材料、底部填充、凸点冶金和组装工艺技术予以缓解。实际的挑战来自于工作温度的增加、由于裸片尺寸的缩小所引发的凸点电流密度的增加,以及许多的应用处在恶劣的环境下面工作中。

对于间距为150μm采用SnPb共熔合金的凸点来说,最大的电流载荷能力在140℃时为240mA。值得注意的是,当采用SnPb共熔合金的凸点安置在采用NiAu镀覆的PCB上时,不能在150℃的应用环境下进行操作。失效机理在于UBM的消耗量,它可以通过HTS、HTOL观察到,如果为了满足较长的周期(例如在200小时内渐增地达到150℃),测试温度超过140℃时,可以进行热循环测试。冶金方面的可靠性可通过在Al-NiV-Cu薄膜UBM上的SnPb共熔合金凸点所形成,其目的是起到UBM厚膜的作用。

在近似共熔合金的SnPbCu合金中附加的铜可以在凸点固化(冷却)期间,或者实施回流焊接工艺操作时,沿着UBM和焊料界面发生沉淀,从而形成Cu-SnIMC。这样就产生了较厚的UBM,它包容有一附加的Cu-SnIMC层,该层处于有机薄膜UBM的上面。采用SnPb-2.5Cu的凸点现在能够满足一个凸点在150℃时,承载350mA电流传输的能力,同时可以适应在-50~+150℃的热循环中运行1000次的要求。

结束语

如今,在许多电子产品中的含铅焊料被迅速地取代,以求能够符合去除危险材料的国际公约。处于领先地位的替换材料是SnAgCu合金。与此同时,采用特细间距(小于50μm)的WLP技术在一些处于特别开发的技术领域,也找到了它的一席之地。如果说性价比合适,微细间距的凸点将能够被大规模的采用。(end)

相关资料

评论列表(网友评论仅供网友表达个人看法,并不表明本站同意其观点或证实其描述)
关于本站 | 联系我们 | 下载帮助 | 下载声明 | 信息反馈 | 友情链接 | 网站地图